（原标题：芯片途径图，或被颠覆）

若是您但愿不错通常碰面，迎接标星储藏哦~

人所共知，制造用于先进逻辑应用的芯片始于电路筹画。该经由发生在不同的层面：从晶体管到尺度单位、布局布线，直至系统筹画层。组成电路筹画疆域的图案随后被写入光掩模上。如今，这由哄骗电子束的掩模写入拓荒完成，举例可变时事束 (VSB：variable shaped beam) 掩模写入机和多光束掩模写入机 (MBMW：multi-beam mask writer)。

接下来，在光刻曝光才智中，掩模上的图案被疲塌并投射到主张晶圆上方的光刻胶层上。光刻胶显影后，采纳先进的图案化和蚀刻技艺，将印刷的图案进一步转动到基板的底层。

在光刻曝光才智中，预期的电路疆域图像会发生诬蔑。这是由于光辉在光刻扫描仪和掩模版中的传播面目，会发生衍射。这种诬蔑会导致图像保真度下落，即主张图像与晶圆上印刷结构之间的相反。后者会出现一些不章程之处，举例线宽比筹画值更窄或更宽，从而影响边际位置的完好性和分辨率。因此，光学足下效应编削 (OPC) 技艺被应用于疆域筹画数据：它们在将图案写入掩模版之前对其进行编削，以最大限制地减少从筹画到晶圆的舛讹。

光刻、掩模和OPC技艺的进取关于激动后续逻辑技艺在功耗-性能-面积-资本（PPAC）方面的改进至关病笃。分辨率的提高是通过镌汰曝光才智所用光的波长或增多光刻扫描仪的数值孔径（NA）来兑现的。后者的例子包括从193纳米到193纳米浸没式光刻的演进、极紫外光刻（EUV）以及行将推出的0.55NA极紫外光刻（High NA EUV）。

筹画方面也随之发展，以跟上光刻技艺改进带来的分辨率擢升。后续技艺节点对间距微缩的条目突出了光刻技艺的进取。因此，先进逻辑芯片的筹画从2-D Manhattan布局转向要津层中的1-D Manhattan布局（图1）。在基于2-D Manhattan的筹画中，矩形结构用于沿垂直和水平素向对王人。比拟之下，要津层中的一维筹画则将结构沿每层垂直或水平素向对王人。诚然1-D Manhattan布局提供了密集的示意，但它也有一个短处：当从一条金属线到相邻金属线进行电气贯串时，必须兑现一个包含多数过孔的非凡层——这增多了晶圆资本和电流的旅途长度。

所有这个词这些，都有一个“潦草之处”：尽管如今的筹画师在筹画中追求矩形的曼哈顿结构，但这些结构在掩模版和晶圆上永久呈现转折景象（图2）。这是掩模版写入器和光刻扫描仪职责面目的固有用果，它们分辩充任电子束和光的低通滤波器。因此，曼哈顿筹画在通过系统传输时会变成转折的，从而在最终图案中引入非凡的舛讹。

几年前，光刻界启动探索在光掩模上写入电路图案时引入弧线时事（curvilinear shapes）的念念法。多电子束掩模版写入用具的出现促进了这一念念法，该用具初次兑现了在掩模版上写入复杂时事。这有助于进一步减少从基于曼哈顿的筹画到晶圆上弧线示意经由中出现的舛讹。

最近，业界还探究使用新的OPC算法，将曼哈顿筹画疆域疗养为掩模版和晶圆上更复杂的弧线时事。传统OPC和逆向光刻技艺（ILT：inverse lithography technology）中的新式“弧线”OPC技艺启动出现，行动改善光刻才智工艺窗口的一种面目。

弧线掩模和OPC技艺近期已成为半导体行业的热点研发课题，2025 SPIE先进光刻和图形化会议上投稿数目的持续增长也反馈了这小数。

弧线（Curvilinear）OPC和掩模政策仍然基于曼哈顿电路筹画布局。下一步，imec冷落在筹画阶段就引入弧线几何时事和旅途（ curvilinear geometries and paths），这是一个创新观点，其上风远超弧线OPC和掩模政策。与现时的途径图演进不同，弧线筹画有望在责难晶圆制形资本的同期兑现技艺节点过渡，同期擢升电气性能。因此，正如imec在2025年SPIE先进光刻与图案化会议上的受邀论文中所展示的那样，它有望透顶改变半导体行业。咱们通过三个用例展示了其上风。

用例 1：通过弧线筹画简化中段 (MOL) 和后端 (BEOL) 层及过孔

弧线筹画被发挥有利的第一个用例是尺度单位的布线锻真金不怕火以及细腻间距金属层的布局布线筹画。

关于14A及以上晶圆代工场，在尺度单位和细腻间距金属层中采纳弧线筹画，不错祛除最好意思丽的MOL和BEOL层，从而减少所需的金属层数目，从而排斥相应的过孔（图3）。仿真标明，若是弧线筹画大约收效排斥M2和V1（一层金属层），远大期货则不错兑现晶圆资本责难7%，晶圆厂盘活时分镌汰5%，工艺才智减少7%。Imec的征询东说念主员还评估了此特定用例对电气性能的影响：与尺度单位级的曼哈顿1D筹画比拟，弧线筹画的性能擢升了约5%（图4）。性能擢升的主张是蔓延时分的减少，这是由于省去了非凡的过孔并镌汰了电流的金属旅途。

用例 2：通过弧线筹画兑现源漏战斗和栅极从头布线

弧线筹画的第二个应用场景是组成 CMOS 器件的 n 型和 p 型晶体管的源漏战斗和栅极之间的布线。在现在的一维曼哈顿筹画中，它们只可形成“南北”（north-south）主张的电气贯串。因此，贯串 n 型和 p 型晶体管的源漏和栅极的独一要领是添加非凡的金属层和过孔层。这使得电流不错进取穿过过孔，沿着非凡层中的布线金属流动，然后向下穿过另一个过孔贯串到另一个源漏战斗。因此，会产生电气和资本方面的耗费。

可是，使用弧线时事贯串源极/漏极触点和栅极不错排斥使用非凡金属层的电贯串（图5）。责难M0布线资源的哄骗率不错进一步疲塌单位面积。将此观点应用于业界代工场14A节点的逻辑尺度单位，可兑现20%的面积疲塌（非常于从5T单位筹画过渡到4T单位筹画），同期扼制晶圆制形资本。

用例 3：弧线布局布线筹画

与用例 1 和 2 比拟，imec 以为弧线几安在布局布线层面具有最大的后劲，其应用界限涵盖尺度单位上方的所有这个词金属布线层。与之前刻画的用例不同，这种要领需要更大的工业参加，包括全面启用布局布线用具和在所有这个词这个词筹画空间内提供寄生参数索要 EDA 处理决议。imec 瞻望，通过兑现这一主张，弧线技艺将在以前的逻辑技艺节点扩张中阐扬要津作用。

使用弧线筹画的举座上风不错通过功率-性能-面积-资本 (PPAC) 品性因数来体现。面前，诚然具体主张各不一样，但节点间退换主张的一个典型示例包括面积减少 20%、性能擢升 15% 和功耗责难 15%。如今，这些 PPA 上风所以晶圆制形资本为代价的：业界试图将资本增幅截止在节点间 20% 以内。左证 imec 的揣度，与使用 14A 曼哈顿 1-D 筹画比拟，通过在筹画疆域中添加弧线时事，不错进一步减少面积，同期擢升功率/性能。这意味着业界不错在不疲塌尺寸（即间距）的情况下兑现 10A 的进展。更病笃的是，这些上风还带来了资本的责难。这是图案化限度的筹画技艺协同优化 (DTCO) 若何进一步增强节点间退换的 PPAC 上风的绝佳示例。

由于多种原因，设立弧线筹画极具挑战性。迄今为止，尚未找到大约精准示意弧线时事数据，同期规章所有这个词这个词制造生态系统数据量的处理决议。一种决议是使用分段直线数据示意法（一种由贯串点的直线组成的几何结构）来类似弧线时事（图 6）。可是，使用这种示意法会大幅增多数据量。数据量过大是业界热心的问题，因为商用 EDA 用具难以处理如斯高大的数据量，而况数据还必须在所有这个词这个词制造生态系统中进行传输。

此外，还需要设立包含器件组件和布局特征信息的专用筹画章程。此外，还必须找到一种要领来考证筹画的正确性——即所谓的筹画章程查验 (DRC)。所有这个词这些都必须大约通过商用 EDA 用具进行管制。

由于上述上风，弧线筹画理念有望更高效地哄骗高数值孔径 EUV 光刻技艺，使其成为先进逻辑节点的补充技艺遴荐。此外，这一创新理念也有望扩张低数值孔径 EUV 光刻技艺，尤其是 193nm 浸没式光刻技艺，这与其他应用限度唇齿相依，举例图像传感器、超透镜或汽车芯片，这些限度均可从制形资本的责难中受益。

半导体宏构公众号保举

专注半导体限度更多原创施行

热心众人半导体产业动向与趋势

*免责声明：本文由作家原创。著作施行系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或撑抓，若是有任何异议，迎接相干半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第4032期施行，迎接热心。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的施行就点“在看”共享给小伙伴哦

• 芯片
• 途经
• 颠覆